這九條高速PCB信號走線規則
規則一 高速信號走線屏蔽規則 在高速的PCB設計中，時鐘等關鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。 規則二 高速信號的走線閉環規則 由于PCB板的密度越來越高，很多PCB LAYOUT工程師在走線的過程中，很容易出現一種失誤，即時鐘信號等高速信號網絡，在多層的PCB走線的時候產生了閉環的結果，這樣的閉環結果將產生環形天線，增加EMI的輻射強度。 規則三 高速信號的走線開環規則 規則二提到高速信號的閉環會造成EMI輻射，然而開環同樣會造成EMI輻射。時鐘信號等高速信號網絡，在多層的PCB走線的時候一旦產生了開環的結果，將產生線形天線，增加EMI的輻射強度。 規則四 高速信號的特性阻抗連續規則 高速信號，在層與層之間切換的時候必須保證特性阻抗的連續，否則會增加EMI的輻射。也就是說，同層的布線的寬度必須連續......閱讀全文
這九條高速PCB信號走線規則
規則一 高速信號走線屏蔽規則 在高速的PCB設計中，時鐘等關鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。 規則二 高速信號的走線閉環規則 由于PCB板的密度越來越高，很多PCB LAYOUT工程
區分EMI
由于EMI不同，一個很好的EMC設計規則是將模擬電路和數字電路分開。模擬電路的安培數較高或者說電流較大，應遠離高速走線或開關信號。如果可能的話，應使用接地信號保護它們。在多層PCB上，模擬走線的布線應在一個接地層上，而開關走線或高速走線應在另一個接地層。因此，不同特性的信號就分開了。有時可以用一個低
PCB布局布線規則（三）
7、器件布局分區／分層規則：主要是為了防止不同工作頻率的模塊之間的互相干擾，同時盡量縮短高頻部分的布線長度。對混合電路，也有將模擬與數字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離的方式。8、地線回路規則：環路最小規則，即信號線與其回路構成的環面積要盡可能小，環面積越小，對外的輻
PCB布局布線規則（四）
14、走線的分枝長度控制規則：盡量控制分枝的長度，一般的要求是Tdelay＜＝Trise／20。15、走線的諧振規則：主要針對高頻信號設計而言， 即布線長度不得與其波長成整數倍關系， 以免產生諧振現象。16、孤立銅區控制規則：孤立銅區的出現， 將帶來一些不可預知的問題， 因此將孤立銅區與別的信號相接
PCB布局布線規則（一）
一 元器件布局的10條規則：遵照“先大后小，先難后易”的布置原則，即重要的單元電路、核心元器件應當優先布局．布局中應參考原理框圖，根據單板的主信號流向規律安排主要元器件．元器件的排列要便于調試和維修，亦即小元件周圍不能放置大元件、需調試的元、器件周圍要有足夠的空間。相同結構電路部分，盡可能采用“對稱
PCB布局布線規則（二）
4、蛇形線：蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節延時，滿足系統時序設計要求。設計者首先要有這樣的認識：蛇形線會破壞信號質量，改變傳輸延時，布線時要盡量避免使用。但實際設計中，為了保證信號有足夠的保持時間，或者減小同組信號之間的時間偏移，往往不得不故意進行繞線。注意點：
使用EDA分析PCB
Q：請問就你個人觀點而言：針對模擬電路（微波、高頻、低頻）、數字電路（微波、高頻、低頻）、模擬和數字混合電路（微波、高頻、低頻），目前PCB設計哪一種EDA工具有較好的性能價格比（含仿真）？可否分別說明。A：限于本人應用的了解，無法深入地比較EDA工具的性能價格比，選擇軟件要按照所應用范疇來講，我主
十招搞定惱人的高頻電路布線（二）
06集成電路塊的電源引腳增加高頻退藕電容每個集成電路塊的電源引腳就近增一個高頻退藕電容。增加電源引腳的高頻退藕電容，可以有效地抑制電源引腳上的高頻諧波形成干擾。07高頻數字信號的地線和模擬信號地線做隔離模擬地線、數字地線等接往公共地線時要用高頻扼流磁珠連接或者直接隔離并選擇合適的地方單點互聯
PCB傳輸線之SI反射問題（一）
1. ? ? ? ?SI問題的成因 SI問題最常見的是反射，我們知道PCB傳輸線有“特征阻抗”屬性，當互連鏈路中不同部分的“特征阻抗”不匹配時，就會出現反射現象。 SI反射問題在信號波形上的表征就是：上沖/下沖/振鈴 等。 下圖所示是一個典型的高速信號互連鏈路，信號傳輸路徑包括：①
電磁場求解器基本概念及主流PCB仿真EDA軟件解析（三）
基于以上計算方法和行業的代表商業軟件有： Ansys Siwave 是專門最大封裝和PCB的信號完整性和電源完整性分析平臺，使用電路和全波電磁場的混合求解器，可以完成直流分析，交流分析和電磁輻射分析。SIWAVE 使用優化后的三維電磁場有限元求解技術，適合精確快速分析大規模復雜電源
PCB設計中高速背板設計過程
在“幾大高速PCB設計中的隱形殺手”中提到了“高速背板與高速背板連接器”，那么高速背板是如何設計出來的，從頭到尾會有哪些設計步驟，每個環節有哪些要點呢？本期案例分享做下概要的梳理。高速背板設計流程完整的高速背板設計流程，除了遵循IPD（產品集成開發）流程外，有一定的特殊性，區別于普通的硬件PCB模塊
怎樣設計不規則形狀的PCB？（一）
我們預想中的完整 PCB 通常都是規整的矩形形狀。雖然大多數設計確實是矩形的，但是很多設計都需要不規則形狀的電路板，而這類形狀往往不太容易設計。本文介紹了如何設計不規則形狀的 PCB。 如今，PCB 的尺寸在不斷縮小，而電路板中的功能也越來越多，再加上時鐘速度的提高，設計也就變得愈加復
怎樣設計不規則形狀的PCB？（二）
雖然 DXF 格式包含電路板尺寸和厚度，但是 IDF 格式使用元件的 X 和 Y 位置、元件位號以及元件的 Z 軸高度。這種格式大大改善了在三維視圖中可視化 PCB 的功能。IDF 文件中可能還會納入有關禁布區的其他信息，例如電路板頂部和底部的高度限制。 系統需要能夠以與 DXF 參數
失效分析論文：高速PCB阻抗一致性研究（一）
隨著信號傳輸的高速化和高頻化發展，對印制電路板的阻抗設計及控制精度要求日趨嚴格，以減少信號在傳輸過程中的反射、失真等，保持傳輸信號的完整性。PCB制作時由于圖形分布均勻性、PP壓合厚度均勻性、線寬均勻性及電鍍均勻性等問題存在，會導致不同位置阻抗出現差異。本文通過在不同位置設計單端和差分阻抗線，綜合分
如何應對PCB串擾？
串擾是指一個信號在傳輸時，因電磁耦合等原因，對相鄰的傳輸線產生不期望的影響，在被干擾信號表現為被注入了一定的耦合電壓和耦合電流。過大的串擾可能引起電路的誤觸發，導致系統無法正常工作。電子產品的發展，朝著小體積、高速度的方向發展，體積減小會導致電路的布局布線密度變大，而信號的頻率卻在提高，使得
PCB設計中的電磁兼容性考慮（四）
（3）傳輸線效應以及終端匹配傳輸線就是一個適合在兩個或多個終端間有效傳播電功率或電信號的傳輸系統，如金屬導線、波導、同軸電纜和PCB走線。如果傳輸線終端不匹配，或者信號在阻抗不連續的PCB走線上傳送，電路就會出現功能性問題和EMI干擾，這包括電壓下降、沖擊激勵產生的振蕩等。在處理傳輸線效應過程中，線
射頻電路設計常見問題盤點（三）
此外，將并行 RF 走線之間的距離減到最小可以將感性耦合減到最小。一個實心的整塊接地面直接放在表層下第一層時，隔離效果最好，盡管小心一點設計時其它的做法也管用。? ? 在 PCB 板的每一層，應布上盡可能多的地，并把它們連到主地面。盡可能把走線靠在一起以增加內部信號層和電源分配層的地塊
十招搞定惱人的高頻電路布線（一）
如果數字邏輯電路的頻率達到或者超過45MHZ～50MHZ，而且工作在這個頻率之上的電路已經占到了整個電子系統一定的份量（比如說1／3），通常就稱為高頻電路。高頻電路設計是一個非常復雜的設計過程，其布線對整個設計至關重要！01多層板布線高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必
阻抗有問題就找板廠？
在硬件工程師和PCB工程師的潛意識里，只要是PCB走線阻抗出現了偏差，第一時間就會去和板廠的朋友們去喝喝茶聊聊天。這個時候高速先生悄悄的告訴你們，在對板廠的阻抗加工提出質疑之前，有沒有稍微想過一下下有可能是設計的問題呢？一般來說，單純PCB走線的阻抗控制出了問題，的確十有八九是由于板廠對加工
PCB板層布局與EMC的技巧（一）
從EMC（電磁兼容）設計的角度出發，PCB板的EMC設計是EMC系統設計的基礎。而PCB板EMC設計的開始階段就是層的設置，層設計形式的不合理，就可能產生諸多的噪聲而形成EMI干擾和自身的EMC問題，所以合理的層布局與電路設計同樣重要。要使PCB系統的層布局達到其電磁兼容性要求，通常系統層布局需要從
PCB設計中的電磁兼容性考慮（三）
三、 電磁兼容的合理PCB設計隨著系統設計復雜性和集成度的大規模提高，電子系統設計師們正在從事100MHZ以上的電路設計，總線的工作頻率也已經達到或者超過50MHZ，有的甚至超過100MHZ。當系統工作在50MHz時，將產生傳輸線效應和信號的完整性問題；而當系統時鐘達到120MHz時，除非使用高速電
淺談PCB電磁場求解方法及仿真軟件（四）
Cadence SigrityCadence Sigrity采用多種混合算法，包括電磁場（EM）求解器，傳輸線(TLM)求解器，電路(SPICE)求解器, 如板間主電磁場采用FEM有限元法（POWER SI）或FDTD時域有限差分法（SPEED2000）,傳輸線采用矩量法，非理想回路和過
簡析為什么要用高速板材？
隨著信號傳輸速率越來越快，越來越多的產品選擇使用高速板材。高速板材到底是什么呢？“高速板材”是業內的俗稱，泛指應用于高速PCB中的低損耗板材。這一類的板材相比普通的FR4材料，具有更小的Df（耗散因子或損耗角正切）。Df是什么？它對信號有什么影響呢？由于構成板材的玻璃纖維布和樹脂等絕緣材料介質中的帶
電路設計中－減小電路板上串擾的設計原則
隨著電路板上走線密度越來越高，信號串擾總是一個難以忽略的問題。因為不僅僅會影響電路的正常工作，還會增加電路板上的電磁干擾。在電路板上的一些高頻信號會串擾到MCU電路或者MCU的I/O接口電路，形成共模電壓，眾所周知，共模電壓在電路設計時是最讓人討厭的玩意兒，因此，設計電路板時要避免各種可能造
一文讀懂PCB多層板各層含義與設計原則
PCB有單面、雙面和多層的，對于收音機等簡單的電器來說，使用單面PCB即可。但是，隨著時代的進步，無論是功能還是體積，電子產品都需要更新換代。對于多功能、小體積的電子產品，單面和雙面PCB都不能完全滿足要求，而必須使用多層PCB。多層PCB有諸多優點，比如：裝配密度高，體積小；電子元器件之間
串擾和走線是重點
走線對確保電流的正常流動特別重要。如果電流來自振蕩器或其它類似設備，那么讓電流與接地層分開，或者不讓電流與另一條走線并行，尤其重要。兩個并行的高速信號會產生EMC和EMI，特別是串擾。必須使電阻路徑最短，返回電流路徑也盡可能短。返回路徑走線的長度應與發送走線的長度相同。對于EMI，一條叫做“侵犯走線
做好一塊PCB板要注意的五個問題（一）
大家都知道理做PCB板就是把設計好的原理圖變成一塊實實在在的PCB電路板，請別小看這一過程，有很多原理上行得通的東西在工程中卻難以實現，或是別人能實現的東西另一些人卻實現不了，因此說做一塊PCB板不難，但要做好一塊PCB板卻不是一件容易的事情。 微電子領域的兩大難點在于高頻信號和微弱信
射頻應用設計時的五大“黑色藝術”（三）
此外，整塊板上各個地方的接地都要十分小心，否則會在引入一條耦合通道。有時可以選擇走單端或平衡RF信號線，有關交叉干擾和EMC/EMI的原則在這里同樣適用。平衡RF信號線如果走線正確的話，可以減少噪聲和交叉干擾，但是它們的阻抗通常比較高，而且要保持一個合理的線寬以得到一個匹配信號源、走線和
HFSS端口應用詳解：Wave－Port－、Lumped－Port（二）
4.新增Wave Port端口平面不緊貼free space：在PCB的側邊YZ平面上，另建一個“矩形平面”，該平面緊貼傳輸線但不貼free sapce boundary，在這個新的平面上設置Wave Port，如下圖：上圖可以看到HFSS仿真得到的傳輸線的特征阻抗是223.9ohm左右，與Pola
射頻電路設計常見問題盤點（二）
2）RF 與 IF 走線應盡可能走十字交叉，并盡可能在它們之間隔一塊地：? ? 正確的 RF 路徑對整塊 PCB 板的性能而言非常重要，這也就是為什么元器件布局通常在手機 PCB 板設計中占大部分時間的原因。? ? 在手機 PCB 板設計上，通常可以將低噪音放大器電路放在 PC